La mémoire DDR6 pourrait adopter un bus de 192 bits

Le média allemand 3DCenter a publié un article d’analyse consacré aux caractéristiques du futur standard de mémoire vive DDR6. Les experts ont étudié les feuilles de route des principaux fabricants de DRAM et ont conclu que la nouvelle mémoire pourrait être dotée d’un bus de 192 bits, au lieu des 128 bits habituels.

Dans le standard actuel DDR5, chaque canal de 64 bits est divisé en deux sous-canaux de 32 bits. Les processeurs de bureau fonctionnent généralement en mode double canal, ce qui donne une largeur de bus totale de 128 bits.

Cependant, plusieurs sources indiquent que la DDR6 utilisera des sous-canaux de 24 bits. Une solution similaire est déjà employée dans la mémoire mobile LPDDR6. Il est impossible de former un bus de 128 bits à partir de tels sous-canaux. Si le nombre de sous-canaux de la DDR5 était conservé, la largeur finale ne serait que de 96 bits, ce qui est jugé insuffisant pour les systèmes de bureau.

C’est pourquoi les auteurs de 3DCenter estiment que la configuration de base des ordinateurs de bureau sera un bus de 192 bits, composé de huit sous-canaux de 24 bits. Les analystes soulignent que cette transition exigera des modifications importantes des cartes mères comme des processeurs.

Selon les experts, la solution idéale pour les nouvelles plateformes sera le format de modules CAMM2, car un seul module suffit à exploiter pleinement l’interface de 192 bits.

L’association d’un débit de données élevé, pouvant atteindre 17 600 MT/s, et d’un bus plus large devrait offrir une hausse considérable de la bande passante. D’après les spécialistes, cela améliorera sensiblement les performances des systèmes de nouvelle génération dans les tâches d’intelligence artificielle locale et accélérera les solutions graphiques intégrées APU. La progression des performances des processeurs dans les jeux devrait en revanche être moins marquée.